

PCBs für SMD ?

Metallkern-Leiterplatten: niedriger TCE und gute Wärmeleitung

Bis zum Jahre 1990 werden Prognosen zufolge Dual-In-Line-Gehäuse für ICs zur Hälfte durch Leadless Chip Carrier (LCC) und andere SMD-Gehäuse ersetzt. Beim Einsatz der Oberflächenmontage-Technik sind die kürzeren Signallaufzeiten und die durch größere Packungsdichten entstehenden Probleme mit der Wärmeabfuhr zu berücksichtigen. Leiterplatten mit Metallkernen entsprechen weitgehend den Anforderungen der "Surface Mount Technology" (SMT). Der folgende Beitrag beschäftigt sich mit Theorie und Praxis dieser PCBs.

Bei der Abarbeitung großer Datenmengen und/oder Echtzeitbetrieb durch den Computer sind seitens der Hardware zwei Parameter von entscheidender Bedeutung: Geschwindigkeit der Signalverarbeitung und Zuverlässigkeit des Systems. Die wissenschaftlichen und kommerziellen Supercomputer erreichten dies durch spezielle hochintegrierte CPUs und hohe Komponentenpackungsdichte. Die dabei auftretenden thermischen Probleme werden durch Kühlmodule in der sogenannten Minipack-Technik gelöst (Bild 1). Diese äußerst aufwendige Technik wurde bislang nur bei den schnellsten Mainframes eingesetzt. Die Entwicklung und Massenfertigung neuer HVLSI-Prozessoren für Minicomputer und PCs, mit Schaltgeschwindigkeiten, die im ns-Bereich liegen, konfrontiert den Systementwickler mit einigen Problemen:

- o Verkürzung der CPU-externen Laufzeiten,
- o Parallelschaltung mehrerer Prozessoren und der Einsatz von Koprozessoren,
- o Forderung nach hoher MTBF (Mean Time Between Failures),
- o daraus folgernde Packungsdichte und Wärmeentwicklung.

Der Prozeß zur Herstellung von bipolaren VLSI-Komponenten wurde in den letzten Jahren derartig verfeinert, dass die Schaltzeiten bei 1 bis 3 ns liegen. Da sich das Spannungssignal der externen Verdrahtung mit endlicher Geschwindigkeit ausbreitet, kommt es zu unvermeidlichen Laufzeiten (Bild 2). Vom Konstrukteur werden daher möglichst kurze Leiterlängen bei geringster Signalverzerrung gefordert.

Zur Erzielung höherer Geschwindigkeiten des Gesamtsystems werden mehrere Prozessoren parallel geschaltet oder Koprozessoren eingesetzt, die Spezialaufgaben, wie z. B. Gleitkommarechnungen, übernehmen. Die Anzahl von Prozessoren plus Peripherie hat nun selbst bei Mikrocomputern und PCs ein Maß erreicht, die früher den Mainframes vorbehalten war. Die Zuverlässigkeit (MTBF) der Prozessoren wird laufend verbessert. Zudem werden in der CPU hardwaremäßig Strukturen realisiert, die außergewöhnliche Betriebszustände (Exceptions) erkennen. Zur Erzielung hoher Zuverlässigkeit ist somit die externe Beschaltung mit elektronischen Bauteilen, Steckverbindern sowie Lötstellen, Durchkontaktierungen

Bild 2: Beim Schaltungslayout sind Signallaufzeiten zu berücksichtigen. Die Übertragungsdauer setzt sich aus den Gatterschaltzeiten (A und D), den Anstiegszeiten (B und C) sowie der Laufzeit auf der Signalleitung (S) zusammen. Die Laufzeit wird im wesentlichen von der Leitungslänge und der Dielektrizitätskonstanten des Basismaterials bestimmt.





Bild 1: Schematischer Aufbau eines Minipack: Die Chips (1) werden auf eine Keramikplatte gelötet. Der Substratträger paßt in einen Metallrahmen (3). Die Elektronikeneinheit wird mit der Kühlplatte (4) verschlossen; zwischen dieser und den Chips wird Material mit guter Wärmeleitung geklemmt (5), das kompakt oder aus federnden Elementen aufgebaut werden kann. Der Modul wird mit einem Deckel (6) dicht verschlossen und mit Kühlmittel gefüllt (7). Ein derartiger Minipack mit rund 100 LSI-ICs kann bis zu 300 W abführen



usw., auf ein Minimum zu begrenzen, da diese Störquellen darstellen. Demgegenüber steht die gewünschte Verbreiterung von Adreß- und Datenbus, so daß sich die Zahl der μ P-pins erhöht. So sind beispielsweise die vielfach verwendeten Prozessoren der Serie M 68000 in einem 64poligen DIL-Gehäuse, die 32-bit- μ Ps M 68020 (Motorola) sind in einem Pin-Grid-Array-Gehäuse untergebracht oder als LCC (Leadless Chip Carrier) mit 114 Anschlüssen erhältlich.

Sämtliche vorhin aufgezeigten Entwicklungen und Forderungen können in Großserie mit Multilayer-Leiterplatten unter Verwendung von SMDs (Surface Mounted Devices) wirtschaftlich erfüllt werden. Ziel der SMT (Surface Mount Technology) ist vor allem die Erhöhung der Packungsdichte bei Dickfilm-Hybridschaltungen sowie bei Leiterplatten und Multilayern. Der Wärmeentwicklung und der Abfuhr von Wärmeenergie ist dabei besondere Beachtung zu schenken.

Im Vergleich zu DIL-Gehäusen bietet die LCC-Konfiguration einige Vorteile: größere mögliche Leitungsdichte, größere Zuverlässigkeit, bessere Leistungsausbeute, höhere Anschlusszahl pro Flächeneinheit (*Bild 3*) durch Grid-Array und 0,05-Zoll-Raster (~ 1,27 mm). Die peripheren Bauteile sind ebenfalls für Oberflächenmontage in Spezialformen (SO-Gehäuse) verfügbar.




Bild 3: IC-Gehäuse und Platzbedarf der Anschlüsse.

	Materialien	TC ppm/°C	W/m °C
Bauteile	LCC	4,7	18
	Chip-Kondensator	10	18
	Substrat 96 %	6	18
Materialien	Kupfer	17,3	391
	Alu	23,6	190
	Epoxi G10	13,7	0,35
CIC	16/68/16	5,8	140
	12,5/75/1	4	107
MLTF	0,635 mm	4,4	18
MLB mit Metallkern	2 x 0,127 mm	11	50
	2 x 0,25 mm	9	85

Bild 4: Der TCE von Komponenten und Materialien, sowie die thermische Leitfähigkeit




Bild 5: Bei/m Einsatz von LCC-Gehäusen bietet sich eine Reihe von Möglichkeiten an.

Multilayer mit niedriger thermischer Ausdehnung

Das Hauptproblem bei der Verbindung von LCCs mit dem Leitungsträger ist die Paarung des TCE (Thermal Coefficient of Expansion) von Keramik und Leiterplatte sowie die Wärmeabfuhr. Die Erwärmung eines elektronischen Bauteils wird von seinem inneren Wärmewiderstand bestimmt. DIL-Gehäuse aus Kunststoff haben einen mittleren Wärmewiderstand von etwa 50 K/W. Wird eine Verlustleistung von 0,5 W in Wärme umgewandelt, ergibt sich eine Temperaturerhöhung von 25° C. Durch die bessere Wärmeleitung von Keramikgehäusen läßt sich der Wärmewiderstand halbieren, die Wärme kann extern, durch Leitung und/oder Konvektion, abtransportiert werden. Aufgrund der Wärmeausdehnung der großen Keramik-Chipträger (LCC) muß die Leiterplatte ungefähr den gleichen Wärmeausdehnungskoeffizienten (TCE) aufweisen, da es sonst zur mechanischen Belastung der Lötstellen bei Temperaturwechsel kommt. Der TCE für verschiedene Materialien ist in *Bild 4* dargestellt.




Bild 6: Relative Längenänderung von Ausdehnungslegierungen im Vergleich zu anderen Metallen und Keramik

Basismaterialien

Beim Einsatz von Chip-Carrier-Gehäusen auf einer Leiterplatte bieten sich mehrere Lösungen an (Bild 5). Für die Leiterplatten selbst sind folgende Basismaterialien denkbar:

- o Keramik,
- o CFK (Carbonfaserkunststoffe, z.B. Epoxikevlar),
- o GFK (Glasfaserkunststoffe, z.B. Epoxiglas),
- o GFK mit Metallkern.

Überall dort, wo es auf große Packungsdichte ankommt, wird Keramik, aufgrund seiner relativ guten Wärmeleitfähigkeit, erforderlich sein. Nachteilig ist jedoch in diesem Fall die Einschränkung der maximalen Abmessungen und die Vibrationsempfindlichkeit.

CFK-Strukturen haben einen geeigneten TCE von 6 bis 7, sind jedoch schwierig zu bearbeiten, besonders die kleinen Bohrungen von Durchmessern bei etwa 0,4 mm sind bei Multilayer-Leiterplatten nicht wirtschaftlich herzustellen. Reine GFK-Strukturen scheiden wegen zu großem TCE aus. Bewährt haben sich jedoch GFK-Strukturen mit einem Metallkern mit niedrigem TCE, z. B. einer Trimetall-Ausdehnungslegierung, die zu einem Sandwich verpreßt wird.

Ausdehnungslegierungen

Metall-Legierungen mit einem über einen weiten Temperaturbereich definierten TCE werden seit langem in der Halbleiterfertigung als Chip-Carrier, Lead-Frames und für Anschlußpins verwendet (Bild 7). NiFe-Legierungen haben jedoch eine vergleichsweise schlechte Wärmeleitung und niedrige elektrische Wärmeleitfähigkeit. Für Leistungshalbleiter und LCCs kommen daher Trimetalle zur Anwendung. Gängige Kombinationen:

- o 42 Ni/Cu/42 Ni,
- o Cu/Stahl/Cu,
- o Cu/Invar/Cu.

Im folgenden soll nur mehr die Cu/ Invar/Cu-(CIC-)Kombination behandelt werden. Für den gegenständlichen Anwendungsfall haben sich in der Praxis folgende Plattierungsverhältnisse (in Prozent) bewährt:

- o 12,5/75/12,5,
- o 16 /68/16,
- o 20 /60/20.

Der typische TCE für 16/68/16 ist in Bild 7 dargestellt. Die Dicken der Trimetall-Tafeln schwanken zwischen 0,1 und 2 mm und müssen der Gesamtkonfiguration der Leiterplatte angepaßt werden.

Die TCE-Anpassung

Der äquivalente TCE ergibt sich aus dem verwendeten Leitermaterial, dem CIC-Kern und den Dickenverhältnissen. Bei Verwendung der entsprechenden Basisdaten kann der Struktur-TCE errechnet werden, als Beispiel für einen GFK-Multilayer mit CIC-Kern (16/68/16) (Bild 8).

Aufbau einer Leiterplatte mit niedrigem TCE

Bei der Realisierung eines Multilayers mit CIC-Kern sind neben den mechanischen Auslegungen noch die elektrischen Forderungen und die wirtschaftliche Fertigungsmöglichkeit zu berücksichtigen. Ein weiteres, entscheidendes Kriterium ist der Temperaturwechseltest.




Bild 7: Der Wärmeausdehnungskoeffizient TCE von Cu-Invar-Cu-(CIC-)Phyclad 16/68/16. A = Reflow-Lötung, B = Dickfilm-Einbrenntemperatur, C = Keramikglasur




Bild 8: Der Gesamt-TCE für zwei verschiedene CIC-Lagen.




Bild 9: Der Aufbau eines Multilayer-Boards mit zwei CIC-Kernen. Zwei beidseitig mit 35-i-Cu beschichtete Epoxi-Leiterplatten (1) werden mit den CIC-Kernen (2) und Epoxiplatten mit Harz (3) zu einer Mehrschicht-Leiterplatte verpreßt. Leitungen und Durchkontaktierungen (4) dienen zur Signaleinführung. Ein CIC dient als Bezugsspannungsebene (Masse), der andere wird zur Stromversorgung genutzt. Im gegenständlichen Fall beträgt die Leiterplattenstärke $A = 0,1$ mm, die Kerne sind jeweils $B = 0,125$ mm dick. Die Gesamthöhe des Boards ist $C = 0,8$ mm. Durch den gewählten Aufbau können empfindliche Signalleitungen zwischen zwei leitende Schichten eingeschlossen werden.

Allen vorhin erwähnten Anforderungen entspricht eine Vielschicht-Leiterplatte (MLB) mit zwei CIC-Kernen am besten; der typische Aufbau ist in *Bild 9* dargestellt. Die angegebenen Maße dienen nur zur Demonstration einer praktischen Ausführung.

Ist die Wärmeleitung von flachen CIC nicht ausreichend, sind Strukturen aus walzplattierten Ausdehnungslegierungen denkbar, die von Kühlmittel durchflossen werden (*Bild 10*).

Der CIC-MLB als Kühlelement

Auf herkömmlichen Leiterplatten wird die Wärmeenergie durch Konvektion abgeführt. Beim MLB mit Metallkern wird der Effekt der Wärmeleitung, d. h. die Wärmesenke von Chip-Carrier zu CIC, genützt. Exakte Angaben zum Wirkungsgrad sind nicht möglich, da dieser produktspezifisch und von der Anordnung im System abhängig ist. Es kann jedoch angenommen werden, daß mittels CIC-MLBs eine Verdopplung der Packungsdichte gegenüber konventionellen Leiterplatten möglich ist. Auf Chipebene sind das somit rund 4 W/cm^2 , auf Modulebene etwa $1/4$ davon.

Zusammenfassung

- o Multilayer mit einem oder mehreren Kernen aus Cu-plattierten Ausdehnungslegierungen sind ein brauchbarer Leitungsträger für LCC-Bauteile.
- o Die Vorteile von CIC-MLBs sind die nahezu unlimitierten Größen, beidseitige Bestückungsmöglichkeit und Vibrationsfestigkeit.
- o Entwicklung und Fertigung sind mit dem Stand der Technik für Leiterplattenfertigung einfach und wirtschaftlich zu beherrschen.

 Der Autor Hartmut Mossig ist bei Burde & Co, 1081 Wien, Albertgasse 21, im Verkauf tätig.

Burde ist u. a. Generalvertreter von Produkten des französischen Herstellers Metalimphy, die in diesem Beitrag beschrieben wurden.



Bild 10: Aus CIC-Bleichen können auch Hohlkörper geformt werden, die zum besseren Wärmetransport mit Kühlmittel durchströmt werden. Diese Konstruktionen bieten sich aus Gewichtsgründen besonders in der Luftfahrttechnik an (75 Prozent Gewichtsersparnis bei gleicher Leistung).